• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種半導體封裝結構及其製法，該半導體封裝結構包括半導體晶片、封裝層、介電層、線路層與金屬箔，該半導體晶片具有相對之作用面與非作用面、形成於該作用面上之複數電極墊、及複數個形成於各該電極墊上之金屬凸塊，該封裝層係包覆該半導體晶片，並外露該作用面，該介電層係設於該作用面與封裝層上，且具有複數外露各該金屬凸塊的佈線圖案開口區，該線路層係設於各該佈線圖案開口區中，該金屬箔係設於該封裝層鄰近該非作用面的表面上，且該金屬箔之一表面上具有複數金屬突起部，各該金屬突起部貫穿該封裝層以延伸至該半導體晶片之非作用面。本發明能有效改善習知半導體封裝結構之厚度過厚與可靠度不佳的問題。
    公开号:TW201311073A
    申请号:TW100129815
    申请日:2011-08-19
    公开日:2013-03-01
    发明作者:Dyi-Chung Hu；Yu-Shan Hu
    申请人:Unimicron Technology Corp；
    IPC主号:H01L23-00
    专利说明:
    半導體封裝結構及其製法
    　　本發明係有關一種半導體封裝結構及其製法，尤指一種嵌埋有半導體晶片之半導體封裝結構及其製法。
    　　隨著電子產業的蓬勃發展，電子產品在型態上趨於輕薄短小，而在規格上仍需符合美國電子工程設計發展協會 (Joint Electronic Device Engineering Council，簡稱JEDEC)規範，故封裝方式相當重要。例如隨機記憶體(Dynamic Random Access Memory，簡稱DRAM)之晶片因朝40奈米(nm)以下發展，其晶片尺寸越來越小，但封裝後的面積仍需相同，使封裝結構之用以接置電路板(PCB)之焊球間距(ball pitch)維持在0.8公釐(mm)，以符合JEDEC的標準，因而擴散型(fan-out)晶圓尺寸封裝是可採用的封裝方法之一。又其中，第三代雙倍資料率同步動態隨機存取記憶體(Double-Data-Rate Three Synchronous Dynamic Random Access Memory，簡稱DDR3 SDRAM)是一種目前最新的電腦記憶體規格，其常用之封裝方式係為開窗型球柵陣列(Window BGA)。
    　　請參閱第1圖，係為習知開窗型球柵陣列之半導體封裝結構之剖視圖；如圖所示，習知開窗型球柵陣列之半導體封裝結構係包含封裝基板10與半導體晶片11，其中該封裝基板10係具有至少一貫穿之開口100，而該半導體晶片11具有相對之作用面11a與非作用面11b，該作用面11a上具有複數電極墊111，且該半導體晶片11以其作用面11a接置於該封裝基板10之一表面，並封住該封裝基板10之開口100一端，然後藉由打線連接(wire bonding)技術將複數金線12穿過該開口100，使該半導體晶片11之電極墊111電性連接至該封裝基板10另一表面之電性接觸墊13，並形成包覆該金線12的第一封裝材料14，且於該封裝基板10之表面上形成包覆該半導體晶片11的第二封裝材料15，最後，於該封裝基板10上的其餘電性接觸墊13上接置有焊球16，其中，該封裝結構之整體高度(含焊球16)係為1.1至1.2公釐。
    　　惟，於前述半導體封裝結構中，該半導體晶片11之電極墊111係藉由該金線12穿過該開口100以電性連接至該封裝基板10另一表面之電性接觸墊13，該金線12之長度較長而影響訊號傳輸效率；且由於近期國際黃金價格居高不下，使得應用金線12的封裝件的成本大幅上升；除此之外，該半導體晶片11係接置於該封裝基板10之開口100一端，並以該第一封裝材料14與第二封裝材料15覆蓋該金線12及半導體晶片11，使得該半導體晶片11的散熱不易，且整體封裝件的厚度較大，不利於應用於可攜式電子產品中。
    　　因此，如何提出一種半導體封裝結構及其製法，以避免習知開窗型球柵陣列之半導體封裝結構的散熱性不佳、電性傳輸效率太低、與整體封裝厚度過大，導致產品可靠度不佳或產品應用範圍受限等問題，實已成為目前亟欲解決的課題。
    　　鑑於上述習知技術之半導體封裝結構的可靠度較低與整體厚度過大的缺失，本發明揭露一種半導體封裝結構，係包括：半導體晶片，係具有相對之作用面與非作用面、形成於該作用面上之複數電極墊及複數個形成於各該電極墊上之金屬凸塊；包覆該半導體晶片，並外露該作用面之封裝層；形成於該作用面及與該作用面同側之封裝層之表面上，且具有複數外露各該金屬凸塊的佈線圖案開口區之介電層；形成於各該佈線圖案開口區中，且電性連接該金屬凸塊之線路層，該線路層係延伸至形成於與該作用面同側之封裝層之表面上的介電層上；形成於該介電層與線路層上之絕緣保護層，且具有複數絕緣保護層開孔，以外露部分該線路層；以及設於與該非作用面同側之該封裝層的表面上之金屬箔，且該金屬箔之一表面上具有複數金屬突起部，各該金屬突起部貫穿該封裝層以延伸至該半導體晶片之非作用面，以使該半導體晶片所產生的熱傳遞至環境中。
    　　本發明揭露一種半導體封裝結構之製法，係包括：提供一承載板，其一表面上具有第一黏著層，並提供複數半導體晶片，各該半導體晶片具有相對之作用面與非作用面及形成於該作用面上之複數電極墊，各該電極墊上設有金屬凸塊；將各該半導體晶片以其具有該金屬凸塊之側接置於該第一黏著層上；於該第一黏著層上形成第二黏著層，且該半導體晶片之非作用面係外露於該第二黏著層表面；提供一表面具有複數金屬突起部及覆蓋該金屬突起部之第三黏著層的金屬箔，以該第三黏著層接置於該第二黏著層上，並使各該金屬突起部貫穿該第三黏著層以連接至各該半導體晶片之非作用面，且該第二黏著層與第三黏著層係構成封裝層；移除該承載板與第一黏著層；於該第二黏著層與半導體晶片上形成介電層，該介電層具有複數外露各該金屬凸塊的佈線圖案開口區；於各該佈線圖案開口區中形成電性連接該金屬凸塊的線路層；於該介電層與線路層上形成絕緣保護層，該絕緣保護層具有複數絕緣保護層開孔，以外露部分該線路層；移除部分該金屬箔，以形成金屬箔溝槽，俾使各該半導體晶片上的該金屬箔彼此互不相連；以及沿著該金屬箔溝槽切割該第二黏著層、第三黏著層、介電層與絕緣保護層，以形成複數半導體封裝結構。
    　　由上可知，因為本發明之半導體封裝結構僅以介電層構成半導體封裝結構的本體，且不需使用習知技術之金線作電性傳導路徑，同時也不用提供封裝基板來做為承載件，所以整體厚度較薄；再者，本發明係以金屬突起部延伸至半導體晶片之非作用面，而可直接將熱量傳導至大面積之金屬箔，有助於整體封裝件的散熱；最後，本發明不需使用導通路徑較長之金線來傳輸電訊號，故能達到較佳之電性傳輸效率，進而提升最終產品的可靠度，且同時也能節省採購金線之高額材料成本。
    　　以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。　
    　　須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「頂」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
    第一實施例
    　　大體說來，本發明之實施可分成三個階段，首先，製備複數例如為動態隨機存取記憶體(DRAM)的半導體晶片，請參閱第2A至2C圖，係本發明之半導體封裝結構之半導體晶片及其製法的剖視圖。
    　　如第2A圖所示，提供一具有相對之作用面20a與非作用面20b的半導體晶圓20、及形成於該作用面20a上之複數電極墊21與緩衝層22。
    　　如第2B圖所示，於各該電極墊21上形成金屬凸塊23。
    　　如第2C圖所示，自該非作用面20b薄化該半導體晶圓20，並切割該半導體晶圓20以得到複數半導體晶片20'，各該半導體晶片20'具有相對之作用面20a'與非作用面20b'及形成於該作用面20a'上之複數電極墊21與緩衝層22，且各該電極墊21上設有金屬凸塊23。
    　　其次，製備一金屬箔30'，請參閱第3A至3C圖，係本發明之半導體封裝結構之金屬箔及其製法的第一實施例的剖視圖。
    　　如第3A圖所示，提供一金屬板30，該金屬板30之材質可為銅或其他金屬。
    　　如第3B圖所示，於該金屬板30上形成複數印刷凸點31，該印刷凸點31之材質可為銀、銅或鋁，接著，可視情況進行固化(cure)該印刷凸點31之步驟。
    　　如第3C圖所示，於該金屬板30上形成覆蓋該印刷凸點31的第三黏著層32，然後，可視情況進行B階段(B-stage)固化該第三黏著層32之步驟。
    　　最後，進行組合與封裝作業，請參閱第4A至4L圖，係本發明之半導體封裝結構及其製法的第一實施例的剖視圖。
    　　如第4A圖所示，提供一承載板40，其一表面上依序具有第四黏著層411、塑膠膜410與第一黏著層412，該第四黏著層411、塑膠膜410與第一黏著層412可先構成雙面膠層41，再將該雙面膠層41貼附於該承載板40上。
    　　如第4B圖所示，將如第2C圖所示的各該半導體晶片20'以其具有該金屬凸塊23之側接置於該第一黏著層412上。
    　　如第4C圖所示，於該第一黏著層412上形成第二黏著層42，且該半導體晶片20'之非作用面20b係外露於該第二黏著層42表面。
    　　如第4D圖所示，將如第3C圖所示之該金屬箔30'以其具有該第三黏著層32之側接置於該第二黏著層42上，並使各該印刷凸點31貫穿該第三黏著層32以連接至各該半導體晶片20'之非作用面20b'，且該第二黏著層42與第三黏著層32係構成封裝層48，該第二黏著層42與第三黏著層32可為相同或不同之材料；要注意的是，本發明之印刷凸點31並非一定要接觸該非作用面20b'始能發生作用，即使該印刷凸點31距離該非作用面20b'有50至300微米，仍能發揮該印刷凸點31導熱之目的，而屬於本發明的權利範圍。此外，於另一實施例中，該金屬箔30'上可不形成有該第三黏著層32，而直接藉由該第二黏著層42將該金屬箔30'接置於該半導體晶片20'上。
    　　如第4E圖所示，移除該承載板40與雙面膠層41。
    　　如第4F圖所示，於該第二黏著層42與半導體晶片20'上形成介電層43，該介電層43具有複數外露各該金屬凸塊23的佈線圖案開口區430，其中，該介電層43之材質可為ABF(Ajinomoto Build-up Film)、聚乙醯胺(polyimide)或其他材料，且可藉由準分子雷射(excimer laser)以形成該佈線圖案開口區430。
    　　如第4G圖所示，於各該佈線圖案開口區430中形成電性連接該金屬凸塊23的線路層44，該線路層44之材質可為銅。
    　　如第4H圖所示，於該介電層43與線路層44上形成絕緣保護層45，該絕緣保護層45具有複數絕緣保護層開孔450，以外露部分該線路層44。
    　　如第4I圖所示，於該金屬箔30'上形成具有覆蓋層溝槽470之覆蓋層47，且部分該金屬箔30'係外露於該覆蓋層溝槽470，該覆蓋層47之材質可為絕緣材料或例如鎳的金屬材料。
    　　如第4J圖所示，移除該覆蓋層溝槽470中的該金屬箔30'，以形成金屬箔溝槽300'，俾使各該半導體晶片20'上的該金屬箔30'彼此互不相連。
    　　如第4K圖所示，於各該絕緣保護層開孔450中的線路層44上形成焊球46。
    　　如第4L圖所示，沿著該金屬箔溝槽300'切割該第二黏著層42、第三黏著層32、介電層43與絕緣保護層45，以形成複數半導體封裝結構4。
    第二實施例
    　　大體說來，本實施例與第一實施例之主要不同之處僅在於金屬箔的實施型態，請參閱第5A至5C圖，係本發明之半導體封裝結構之金屬箔50'及其製法的第二實施例的剖視圖。
    　　如第5A圖所示，提供一金屬板50，該金屬板50之材質可為銅或其他金屬。
    　　如第5B圖所示，於該金屬板50上衝壓(punch)形成複數衝壓凸點51。
    　　如第5C圖所示，於該金屬板50上形成覆蓋各該衝壓凸點51的該第三黏著層32，然後，可視情況進行B階段(B-stage)固化該第三黏著層32之步驟。
    　　接著，進行組合與封裝作業，請參閱第6A至6I圖，係本發明之半導體封裝結構6及其製法的第二實施例的剖視圖，其係延續自第4C圖，第6A至6I圖大致與第4D至4L圖相同，主要不同之處僅在於本實施例係以如第5C圖所示之金屬箔50'取代金屬箔30'，其餘步驟大多相同，故在此不加以贅述。
    　　本發明復提供一種半導體封裝結構，係包括：半導體晶片20'，係具有：相對之作用面20a'與非作用面20b'、形成於該作用面20a’上之複數電極墊21及複數個形成於各該電極墊21上之金屬凸塊23；封裝層48，係包覆該半導體晶片20'，並外露該作用面20a'；介電層43，係形成於該作用面20a'及與該作用面20a'同側之封裝層48之表面上，且具有複數外露各該金屬凸塊23的佈線圖案開口區430；線路層44，係形成於各該佈線圖案開口區430中，且電性連接該金屬凸塊23，該線路層44係延伸至形成於與該作用面20a'同側之封裝層48之表面上的介電層43上；絕緣保護層45，係形成於該介電層43與線路層44上，且具有複數絕緣保護層開孔450，以外露部分該線路層44；以及金屬箔30',50'，係設於與該非作用面20b'同側之該封裝層48的表面上，且該金屬箔30',50'之一表面上具有複數例如印刷凸點31或衝壓凸點51的金屬突起部，各該金屬突起部貫穿該封裝層48以延伸至該半導體晶片20'之非作用面20b'，以使該半導體晶片20'所產生的熱傳遞至環境中。
    　　於前述之半導體封裝結構中，復可包括覆蓋層47，係形成於該金屬箔30'的頂面上，該覆蓋層47之材質可為絕緣材料或金屬材料。
    　　於本發明的半導體封裝結構中，復可包括焊球46，係設於各該絕緣保護層開孔450中的線路層44上。
    　　所述之半導體封裝結構，復可具有緩衝層22，係形成於該作用面20a'上。
    　　綜上所述，不同於習知技術，由於本發明僅以介電層構成半導體封裝結構的本體，且不需使用習知技術之金線作電性傳導路徑，也不需使用封裝基板做為承載件，因此能有效縮減最終之整體厚度；再者，本發明係以例如印刷凸點或衝壓凸點的金屬突起部延伸至半導體晶片之非作用面，而可直接將熱量傳導至大面積之金屬箔，有助於整體封裝件的散熱；最後，本發明不使用金線來傳輸電訊號，故能達到較佳之電性傳輸效率，進而提升最終產品的可靠度，且同時也省下金線之高額材料成本。
    　　上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
    10．．．封裝基板
    100．．．開口
    11．．．半導體晶片
    11a．．．作用面
    11b．．．非作用面
    111．．．電極墊
    12．．．金線
    13．．．電性接觸墊
    14．．．第一封裝材料
    15．．．第二封裝材料
    16、46．．．焊球
    20．．．半導體晶圓
    20’．．．半導體晶片
    20a、20a’．．．作用面
    20b、20b’．．．非作用面
    21．．．電極墊
    22．．．緩衝層
    23．．．金屬凸塊
    30’．．．金屬箔
    30．．．金屬板
    300’．．．金屬箔溝槽
    31．．．印刷凸點
    32．．．第三黏著層
    4．．．半導體封裝結構
    40．．．承載板
    41．．．雙面膠層
    410．．．塑膠膜
    411．．．第四黏著層
    412．．．第一黏著層
    42．．．第二黏著層
    43．．．介電層
    430．．．佈線圖案開口區
    44．．．線路層
    45．．．絕緣保護層
    450．．．絕緣保護層開孔
    47．．．覆蓋層
    470．．．覆蓋層溝槽
    48．．．封裝層
    50．．．金屬板
    50’．．．金屬箔
    500’．．．金屬箔溝槽
    51．．．衝壓凸點
    6．．．半導體封裝結構
    　　第1圖係為習知開窗型球柵陣列之半導體封裝結構之剖視圖；
    　　第2A至2C圖係本發明之半導體封裝結構之半導體晶片及其製法的剖視圖；
    　　第3A至3C圖係本發明之半導體封裝結構之金屬箔及其製法的第一實施例的剖視圖；
    　　第4A至4L圖係本發明之半導體封裝結構及其製法的第一實施例的剖視圖；
    　　第5A至5C圖係本發明之半導體封裝結構之金屬箔及其製法的第二實施例的剖視圖；以及
    　　第6A至6I圖係本發明之半導體封裝結構及其製法的第二實施例的剖視圖。
    20’．．．半導體晶片
    20a’．．．作用面
    20b’．．．非作用面
    21．．．電極墊
    22．．．緩衝層
    23．．．金屬凸塊
    30．．．金屬板
    30’．．．金屬箔
    300’．．．金屬箔溝槽
    31．．．印刷凸點
    32．．．第三黏著層
    4．．．半導體封裝結構
    42．．．第二黏著層
    43．．．介電層
    430．．．佈線圖案開口區
    44．．．線路層
    45．．．絕緣保護層
    450．．．絕緣保護層開孔
    46．．．焊球
    47．．．覆蓋層
    470．．．覆蓋層溝槽
    48．．．封裝層
    权利要求:
    Claims (17)
    [1] 一種半導體封裝結構，係包括：　　半導體晶片，係具有相對之作用面與非作用面、形成於該作用面上之複數電極墊及複數個形成於各該電極墊上之金屬凸塊；　　封裝層，係包覆該半導體晶片，並外露該作用面；　　介電層，係形成於該作用面及與該作用面同側之封裝層之表面上，且具有複數外露各該金屬凸塊的佈線圖案開口區；　　線路層，係形成於各該佈線圖案開口區中，且電性連接該金屬凸塊，該線路層係延伸至形成於與該作用面同側之封裝層之表面上的介電層上；　　絕緣保護層，係形成於該介電層與線路層上，且具有複數絕緣保護層開孔，以外露部分該線路層；以及　　金屬箔，係設於與該非作用面同側之該封裝層的表面上，且該金屬箔之一表面上具有複數金屬突起部，各該金屬突起部貫穿該封裝層以延伸至該半導體晶片之非作用面，以使該半導體晶片所產生的熱傳遞至環境中。
    [2] 如申請專利範圍第1項所述之半導體封裝結構，復包括覆蓋層，係形成於該金屬箔的頂面上。
    [3] 如申請專利範圍第2項所述之半導體封裝結構，其中，該覆蓋層之材質係絕緣材料或金屬材料。
    [4] 如申請專利範圍第1項所述之半導體封裝結構，復包括焊球，係設於各該絕緣保護層開孔中的線路層上。
    [5] 如申請專利範圍第1項所述之半導體封裝結構，其中，復具有緩衝層，係形成於該作用面上。
    [6] 如申請專利範圍第1項所述之半導體封裝結構，其中，該金屬突起部係印刷凸點或衝壓凸點。
    [7] 一種半導體封裝結構之製法，係包括：　　提供一承載板，其一表面上具有第一黏著層，並提供複數半導體晶片，各該半導體晶片具有相對之作用面與非作用面及形成於該作用面上之複數電極墊，各該電極墊上設有金屬凸塊；　　將各該半導體晶片以其具有該金屬凸塊之側接置於該第一黏著層上；　　於該第一黏著層上形成第二黏著層，且該半導體晶片之非作用面係外露於該第二黏著層表面；　　提供一表面具有複數金屬突起部及覆蓋該金屬突起部之第三黏著層的金屬箔，以該第三黏著層接置於該第二黏著層上，並使各該金屬突起部貫穿該第三黏著層以連接至各該半導體晶片之非作用面，且該第二黏著層與第三黏著層係構成封裝層；　　移除該承載板與第一黏著層；　　於該第二黏著層與半導體晶片上形成介電層，該介電層具有複數外露各該金屬凸塊的佈線圖案開口區；　　於各該佈線圖案開口區中形成電性連接該金屬凸塊的線路層；　　於該介電層與線路層上形成絕緣保護層，該絕緣保護層具有複數絕緣保護層開孔，以外露部分該線路層；　　移除部分該金屬箔，以形成金屬箔溝槽，俾使各該半導體晶片上的該金屬箔彼此互不相連；以及　　沿著該金屬箔溝槽切割該第二黏著層、第三黏著層、介電層與絕緣保護層，以形成複數半導體封裝結構。
    [8] 如申請專利範圍第7項所述之半導體封裝結構之製法，其中，形成該金屬箔溝槽之步驟係包括：　　於該金屬箔上形成具有覆蓋層溝槽之覆蓋層；以及　　移除該覆蓋層溝槽中的該金屬箔。
    [9] 如申請專利範圍第8項所述之半導體封裝結構之製法，其中，該覆蓋層之材質係絕緣材料或金屬材料。
    [10] 如申請專利範圍第7項所述之半導體封裝結構之製法，於切割步驟之前，復包括於各該絕緣保護層開孔中的線路層上形成焊球。
    [11] 如申請專利範圍第7項所述之半導體封裝結構之製法，其中，該作用面上復具有緩衝層。
    [12] 如申請專利範圍第7項所述之半導體封裝結構之製法，其中，該第一黏著層與該承載板之間復設有塑膠膜與第四黏著層，該塑膠膜係設於該第一黏著層與該第四黏著層之間，且該第四黏著層係設於該塑膠膜與該承載板之間，且移除該第一黏著層之步驟復包括移除該塑膠膜與第四黏著層。
    [13] 如申請專利範圍第7項所述之半導體封裝結構之製法，其中，該複數半導體晶片之形成步驟係包括：　　提供一具有相對之作用面與非作用面的半導體晶圓、及形成於該作用面上之複數電極墊；　　於各該電極墊上形成金屬凸塊；　　自該非作用面薄化該半導體晶圓；以及　　切割該半導體晶圓以得到該複數半導體晶片。
    [14] 如申請專利範圍第7項所述之半導體封裝結構之製法，其中，該金屬箔與其上的該第三黏著層之形成步驟係包括：　　於一金屬板上形成複數印刷凸點；以及　　於該金屬板上形成覆蓋該印刷凸點的該第三黏著層。
    [15] 如申請專利範圍第14項所述之半導體封裝結構之製法，其中，於形成該印刷凸點之後，復包括固化該印刷凸點之步驟。
    [16] 如申請專利範圍第7項所述之半導體封裝結構之製法，其中，該金屬箔與其上的該第三黏著層之形成步驟係包括：　　於一金屬板上衝壓形成複數衝壓凸點；以及　　於該金屬板上形成覆蓋該衝壓凸點的該第三黏著層。
    [17] 如申請專利範圍第14或16項所述之半導體封裝結構之製法，其中，於形成該第三黏著層之後，復包括B階段固化該第三黏著層之步驟。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI434629B|2014-04-11|半導體封裝結構及其製法
    TWI420634B|2013-12-21|封裝結構及其製法
    TWI460834B|2014-11-11|嵌埋穿孔晶片之封裝結構及其製法
    US7928590B2|2011-04-19|Integrated circuit package with a heat dissipation device
    US7656015B2|2010-02-02|Packaging substrate having heat-dissipating structure
    TWI418003B|2013-12-01|嵌埋電子元件之封裝結構及其製法
    TWI451543B|2014-09-01|封裝結構及其製法暨封裝堆疊式裝置
    KR20140057982A|2014-05-14|반도체 패키지 및 반도체 패키지의 제조 방법
    KR20140098828A|2014-08-08|코어리스 기판 내에 매립형 rf 다이를 갖는 시스템 인 패키지
    TW201603215A|2016-01-16|封裝結構及其製法
    TW201415587A|2014-04-16|半導體裝置的熱能管理結構及其製造方法
    US9271388B2|2016-02-23|Interposer and package on package structure
    US9111948B2|2015-08-18|Method of fabricating semiconductor package structure
    TWI615925B|2018-02-21|半導體裝置
    TW200908268A|2009-02-16|Packaging substrate structure with capacitor embedded therein and method for fabricating the same
    TWI438880B|2014-05-21|嵌埋穿孔晶片之封裝結構及其製法
    TW201227916A|2012-07-01|Multi-chip stack package structure and fabrication method thereof
    TWI536515B|2016-06-01|具有散熱結構之半導體封裝元件及其封裝方法
    TWI391084B|2013-03-21|具有散熱件之電路板結構
    TWI659509B|2019-05-11|電子封裝件及其製法
    TWI418265B|2013-12-01|封裝結構及其製法
    TWI732509B|2021-07-01|電子封裝件
    WO2014171403A1|2014-10-23|半導体装置
    TW202139375A|2021-10-16|電子封裝件
    TWI446515B|2014-07-21|無核心及嵌埋堆疊晶片之封裝結構及其製法
    同族专利:
    公开号 | 公开日
    CN102956589A|2013-03-06|
    EP2560201A3|2014-07-02|
    CN102956589B|2016-02-24|
    EP2560201A2|2013-02-20|
    EP2560201B1|2019-10-02|
    TWI434629B|2014-04-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US9580827B2|2014-07-18|2017-02-28|Towa Corporation|Method for producing electronic component, bump-formed plate-like member, electronic component, and method for producing bump-formed plate-like member|
    US9728426B2|2014-04-24|2017-08-08|Towa Corporation|Method for producing resin-encapsulated electronic component, bump-formed plate-like member, resin-encapsulated electronic component, and method for producing bump-formed plate-like member|
    TWI720851B|2020-03-20|2021-03-01|南茂科技股份有限公司|晶片封裝結構及其製造方法|JP2004179253A|2002-11-25|2004-06-24|Nec Semiconductors Kyushu Ltd|半導体装置およびその製造方法|
    TWI253155B|2003-05-28|2006-04-11|Siliconware Precision Industries Co Ltd|Thermally enhanced semiconductor package and fabrication method thereof|
    DE10324615A1|2003-05-28|2004-09-02|Infineon Technologies Ag|Elektronisches Bauteil und Verfahren, sowie Vorrichtung zur Herstellung des elektronischen Bauteils|
    TWI260079B|2004-09-01|2006-08-11|Phoenix Prec Technology Corp|Micro-electronic package structure and method for fabricating the same|
    US8003496B2|2009-08-14|2011-08-23|Stats Chippac, Ltd.|Semiconductor device and method of mounting semiconductor die to heat spreader on temporary carrier and forming polymer layer and conductive layer over the die|
    TWI421995B|2011-04-27|2014-01-01|Unimicron Technology Corp|半導體封裝結構及其製法|CN103400826B|2013-06-21|2016-08-17|三星半导体研究开发有限公司|半导体封装及其制造方法|
    CN104835749A|2014-02-11|2015-08-12|东琳精密股份有限公司|半导体封装结构及其制造方法|
    CN107845610B|2016-09-20|2019-11-05|凤凰先驱股份有限公司|基板结构及其制作方法|
    KR101743022B1|2016-10-31|2017-06-02|신화인터텍 주식회사|방열 시트 및 그 제조 방법|
    CN108346587A|2017-01-25|2018-07-31|新加坡有限公司|芯片封装器件及封装方法|
    US10461014B2|2017-08-31|2019-10-29|Taiwan Semiconductor Manufacturing Company, Ltd.|Heat spreading device and method|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100129815A|TWI434629B|2011-08-19|2011-08-19|半導體封裝結構及其製法|TW100129815A| TWI434629B|2011-08-19|2011-08-19|半導體封裝結構及其製法|
    CN201110300182.0A| CN102956589B|2011-08-19|2011-09-28|半导体封装结构的制法|
    EP11194105.0A| EP2560201B1|2011-08-19|2011-12-16|Semiconductor packaging structure and method of fabricating the same|
    [返回顶部]